NVIDIA GTC 2026 : l’architecture Feynman en 1,6 nm, die-stacking 3D et interconnexions optiques

Veille IA // Dimanche 29 mars 2026 // Strasbourg

À la GTC 2026, NVIDIA a dévoilé Feynman, sa future architecture GPU prévue pour 2028 : gravure en TSMC A16 (1,6 nm), empilement 3D de dies, interconnexions photoniques et scaling jusqu’au NVL1152. Une feuille de route qui repousse les limites physiques du silicium — et qui dessine l’infrastructure de l’IA pour la décennie à venir.

Les faits

L’architecture Feynman représente un saut générationnel sur plusieurs fronts simultanés. Premier point : la gravure en TSMC A16 à 1,6 nm, qui introduit le Super Power Rail (SPR) — un réseau de distribution d’énergie par la face arrière du silicium. Cette innovation améliore à la fois l’efficacité énergétique et la marge thermique, deux goulots d’étranglement critiques pour les puces IA.

Deuxième rupture : l’empilement 3D de dies (die-stacking). Au lieu d’un seul die monolithique sur un plan unique, Feynman empile verticalement les couches de calcul. Les distances d’interconnexion sont réduites, la latence entre calcul et mémoire baisse. C’est une première pour NVIDIA sur GPU, rendue possible grâce à la technologie de packaging avancé EMIB développée avec un partenaire industriel.

Troisième innovation : les interconnexions photoniques co-packagées (CPO). Les signaux entre puces et entre racks passent par la lumière au lieu du cuivre, permettant des débits et des distances sans précédent. Le système NVL1152 — 1 152 GPU répartis sur huit racks Kyber connectés via NVLink optique — illustre cette ambition de scaling massif.

L’écosystème Feynman est une plateforme complète : le GPU lui-même, un LPU (LP40), un CPU Rosa, le DPU BlueField-5 pour le réseau, et les racks Kyber-CPO. La mémoire passe à un format HBM custom plutôt que les standards HBM4/HBM4E. La production de masse est planifiée pour 2028, avec des livraisons clients attendues entre 2029 et 2030.

Pourquoi c’est significatif

Feynman n’est pas une simple itération. C’est un changement de paradigme dans la conception des accélérateurs IA. L’empilement 3D, la photonique et le 1,6 nm convergent pour la première fois dans un même produit. Jusqu’ici, chacune de ces technologies existait séparément en recherche — les intégrer ensemble dans une architecture de production est un pari d’ingénierie considérable.

Le NVL1152 à huit racks est particulièrement révélateur : il préfigure des charges de travail — entraînement de modèles et inférence à grande échelle — qui n’existent pas encore commercialement. NVIDIA ne construit pas pour les besoins d’aujourd’hui, mais pour ceux de 2029-2030.

Ce que j’en retiens

On est clairement dans la stratégie du fait accompli. Quand NVIDIA annonce une architecture pour 2028 avec ce niveau de détail, le message aux concurrents est limpide : pendant que vous optimisez vos puces actuelles, nous, on a déjà dessiné les deux générations suivantes.

Ce qui me frappe, c’est la convergence de ruptures. Le 1,6 nm seul serait déjà une news. Le die-stacking 3D seul aussi. La photonique co-packagée aussi. Mais les trois ensemble, dans un même produit ? C’est le genre de combinaison qui redéfinit ce qu’on peut faire en IA — pas marginalement, mais fondamentalement.

La question qui reste ouverte, c’est celle de l’accès. Ces systèmes NVL1152 coûteront des fortunes. Pour les entreprises du Grand Est et de Strasbourg, l’enjeu sera d’accéder à cette puissance via des infrastructures cloud souveraines — comme le projet SOOFI de Deutsche Telekom en Allemagne voisine — plutôt que de tenter d’acheter ces racks en propre.

En attendant, Feynman confirme une chose : la course au compute n’est pas près de ralentir. Et ceux qui maîtrisent l’infrastructure dicteront les règles du jeu de l’IA pour les dix prochaines années.

Glossaire express

• Die-stacking 3D — Technique d’empilement vertical de puces (dies) les unes sur les autres, permettant de réduire les distances entre composants et d’augmenter la densité de calcul sans agrandir la surface du chip.
• Photonique co-packagée (CPO) — Technologie d’interconnexion utilisant la lumière au lieu de signaux électriques pour transférer des données entre puces. Permet des débits plus élevés sur de plus longues distances avec moins de consommation énergétique.
• TSMC A16 (1,6 nm) — Procédé de gravure de dernière génération du fondeur taïwanais TSMC. Le « 1,6 nm » désigne la finesse de gravure des transistors — plus c’est petit, plus on en met sur une même surface.
• NVLink / NVL1152 — NVLink est le protocole d’interconnexion propriétaire de NVIDIA entre GPU. NVL1152 désigne une configuration de 1 152 GPU interconnectés via NVLink optique sur huit racks.

Sources

• NVIDIA Blog — GTC 2026 News
• WCCFTech — NVIDIA Feynman GPU Gets 3D Die-Stacking
• TrendForce — Key GTC Takeaways: Feynman
• NADDOD — NVIDIA Feynman Architecture Introduction
• TweakTown — NVIDIA updates roadmap with Feynman details